▷ Determinante de una matriz en VHDL con FPGA DE0-NANO

Determinante de una matriz en VHDL con FPGA DE0-NANO

Por: Misael Ortega (mjortega@espol.edu.ec) y Rutty Cedeño (rutacede@espol.edu.ec)
Descripción:
El circuito describe un sistema de cálculo de determinante de una matriz. El sistema recibe una matriz cuadrada A(3x3) y luego procede a calcular el determinante de dicha matriz.

El sistema se inicializa al ser presionado el botón NUEVA MATRIZ y espera a que sean ingresados los 9 valores del determinante, durante este tiempo y mientras queden valores por ser ingresados permanecerá encendido el led INGRESE_A , luego de que han sido ingresados todos los valores se debe presionar el botón START que a inicio al cálculo del determinante,Led_signo se enciende cuando el signo del determinante es negativo, mientras sea positivo permanecerá apagado. El sistema finaliza con ser presionado el botón FIN.
Reporte del Proyecto: 


Video del Proyecto: 


Leer temas relacionados 

Comentarios

Popular Posts

▷ Especificaciones del módulo ESP32

▷ #ESP32 - REAL-TIME CLOCK #RTC INTERNO

▷ #ESP32 - SINCRONIZAR RTC INTERNO CON SERVIDOR NTP

▷ #ESP32 - Display OLED 128x64

▷ #ESP32 - Over-The-Air programming #OTA

▷ Artificial Intelligence #AI based on #FPGA

▷ PROTEUS PCB DESIGN

▷ Practica 3 #2PEM100A: Mostrar Datos via Internet

▷ SISTEMAS DIGITALES 1, EXAMEN RESUELTO 1er PARCIAL (2017 1er Término)

▷ SISTEMAS EMBEBIDOS, PROYECTOS PROPUESTOS (2021 PAO1)